Format PDF


MISE EN ŒUVRE D’UN SYSTÈME SUR PUCE À BASE DE FPGA

Objectif - Compétences acquises :

A l’issue de la formation le stagiaire sera capable de :
Configurer un système sur puce à base de FPGA
Configurer, générer, contraindre, synthétiser, implanter le système numérique sur un FPGA
Développer un programme de test en C qui sera exécuté par l

Public concerné :

Durée :
  •   3 jours

Date/lieux :

  •  Nous consulter
  •  Non défini

Equipe pédagogique :

  •  Enseignants de l’Université de Nancy

Approche pédagogique :

  •  Alternance de cours et de travaux pratiques

Renseignement pédagogique :

  •  HEBRARD Luc
  •  Luc.hebrard@unistra.fr

Frais de participation individuels :

  •  1205 € HT

Renseignements et inscriptions :

  •  Inscription : Service de Formation Continue de l’Université de Strasbourg
  •  Tél : +33(0) 3 68 85 49 98
  •  Fax : +33(0) 3 68 85 49 29
  •  Email : s.grisinelli@unistra.fr
  •  Date limite d'inscription : 1 mois avant

Nombre de places limitées :

  •  Min/Max : 5 à 10 personnes

Prérequis :

  • Connaissances de base de la constitution d'un système à microprocesseur et du langage C.

Programme :

    • Introduction à la notion de système sur puce à base de FPGA
    • Présentation des outils Altera correspondants (NIOS II, Quartus II, Qsys, EDK)
    • Configuration d'un système minimal (entièrement implanté dans le FPGA)
    • Description et utilisation des contraintes de la carte de développement utilisée
    • Synthèse et implantation du système minimal dans le FPGA
    • Développement d'un programme de test pour le système minimal et test.
    • Exemple d'utilisation de la console TCL pour la vérification d'un système NIOS II. • Configuration d'un système utilisant une mémoire statique externe au FPGA
    • Développement d'un programme de test du système
    • Test sur la carte du programme et du système
    • Configuration d'un système utilisant une mémoire SDRAM externe au FPGA
    • Développement d'un programme de test du système
    • Test sur la carte du programme et du système • Configuration d'un système à périphérique personnalisé (décrit en VHDL)
    • Développement d'un programme de test du système utilisant ce périphérique et test.
    • Configuration d’instruction personnalisée ajoutée au processeur NIOS dans le FPGA
    • Développement d'un programme de test du système (et du gain en rapidité)
    • Test du système complet sur carte FPGA

Validation :

    Cette formation constitue une action d’adaptation et de développement des compétences. Elle donne lieu à la délivrance d’une attestation de participation. Une évaluation de fin de formation permet de mesurer la satisfaction des stagiaires, notamment concernant l’atteinte des objectifs pédagogiques.

logo de pied de page