Format PDF


CONCEPTION DE CIRCUITS NUMERIQUES SUR FPGA

Objectif - Compétences acquises :

A l’issue de la formation le stagiaire sera capable de :
Concevoir des circuits logiques sur FPGA
Comprendre les concepts et méthodes de description de circuits numériques à l’aide du langage de description de matériel VHDL
Simuler, synthétiser, implan

Public concerné :

Durée :
  •   3 jours

Date/lieux :

  •  Nous consulter
  •  Non défini

Equipe pédagogique :

  •  Yves BERVILLER ,Slavisa JOVANOVIC, Serge WEBER

Approche pédagogique :

  •  Alternance de cours et de travaux pratiques

Renseignement pédagogique :

  •  HEBRARD Luc
  •  Luc.hebrard@unistra.fr

Frais de participation individuels :

  •  1205 € HT

Renseignements et inscriptions :

  •  Inscription : Service de Formation Continue de l’Université de Strasbourg
  •  Tél : +33(0) 3 68 85 49 98
  •  Fax : +33(0) 3 68 85 49 29
  •  Email : s.grisinelli@unistra.fr
  •  Date limite d'inscription : 1 mois avant

Nombre de places limitées :

  •  Min/Max : 4 à 14 personnes

Prérequis :

  • Connaissances de bases des fonctions de l'électronique numérique : portes logiques, fonctions combinatoires élémentaires, fonctions séquentielles élémentaires. La connaissance des machines à états finis est un atout, même si ce n'est pas indispensable.

Programme :

    • Introduction à la modélisation VHDL
    • Description en VHDL de circuits logiques combinatoires
    • Simulation de circuits logiques combinatoires en VHDL avec Quartus II (Altera) et modelsim
    • Implantation d'un circuit logique combinatoire simple sur carte FPGA • Introduction à la notion de testbench
    • Exemple d'utilisation d'un testbench pour la vérification d'un système combinatoire
    • Description en VHDL de circuits logiques séquentiels
    • Simulation de circuits logiques séquentiels en VHDL avec Quartus II (Altera) et modelsim • Introduction à la description de la partie « contrôle » d'un système numérique sous forme de machine à nombre fini d’états en VHDL
    • Conception d'un système numérique complet en VHDL
    • Test du système complet sur carte FPGA

Validation :

    Cette formation constitue une action d’adaptation et de développement des compétences. Elle donne lieu à la délivrance d’une attestation de participation. Une évaluation de fin de formation permet de mesurer la satisfaction des stagiaires, notamment concernant l’atteinte des objectifs pédagogiques.

logo de pied de page